近些年，在晶圓代工（Foundry）市場(chǎng)，三星一直沒(méi)有放緩追趕行業(yè)龍頭臺(tái)積電的腳步，然而，在市占率方面，三星仍然沒(méi)有縮小與臺(tái)積電的差距，后者依然在小幅、穩(wěn)步提升著，目前，臺(tái)積電約占全球晶圓代工市場(chǎng)56%的份額，三星則為17%左右，三星已經(jīng)在這一市占率數(shù)字附近徘徊多年，一直難有明顯提升。
在這種情況下，臺(tái)積電在投資規(guī)模、市場(chǎng)影響力、技術(shù)先進(jìn)性、良率等方面依然沒(méi)有放松，仍在全情投入。不過(guò)，三星也沒(méi)有喪失信心，特別是借近兩年全球芯片短缺的東風(fēng)，三星又祭出了一系列措施，以求在未來(lái)幾年有較大發(fā)展。
三星再發(fā)力
近期，三星最大的一個(gè)動(dòng)作就是高層大調(diào)整。這是在三星實(shí)控人李在镕出獄后做出的，目標(biāo)是重振三星集團(tuán)，發(fā)起高層人事部門(mén)大換血，破格調(diào)整高管，前所未有。其中，三星全面撤換半導(dǎo)體、手機(jī)、消費(fèi)電子三大事業(yè)主管，并將手機(jī)及消費(fèi)電子事業(yè)合并，此舉透露出三星集團(tuán)經(jīng)營(yíng)重心已轉(zhuǎn)向半導(dǎo)體，讓投資人信心大增。特別值得注意的是，有8名四十多歲的副社長(zhǎng)晉升者，從該公司主力事業(yè)半導(dǎo)體事業(yè)（DS）部來(lái)看，存儲(chǔ)事業(yè)部商品企劃組副社長(zhǎng)Young-su Son（47歲）、Foundry事業(yè)部銷(xiāo)售團(tuán)隊(duì)副社長(zhǎng)Seung-cheol Shin（48歲）、美洲總管副社長(zhǎng)Chan-ik Park（49歲）等晉升。
半導(dǎo)體是三星的重中之重，其中，存儲(chǔ)是其傳統(tǒng)優(yōu)勢(shì)業(yè)務(wù)板塊，而Foundry是追趕龍頭的中堅(jiān)力量，也是未來(lái)發(fā)力的重點(diǎn)，高層年輕化可以提升干勁兒和活力。
在制程工藝方面，已經(jīng)量產(chǎn)的最先進(jìn)節(jié)點(diǎn)是5nm，這方面，三星明顯落后于臺(tái)積電，特別是在成熟度和良率方面，去年，采用三星5nm制程的高通Snapdragon 888就出現(xiàn)過(guò)熱問(wèn)題，也輸給臺(tái)積電5nm制程的蘋(píng)果A14、M1芯片效能表現(xiàn)，今年蘋(píng)果A15 芯片效能更遠(yuǎn)勝S888。
在4nm方面，三星宣布4LPP將在2022年滿足該公司客戶(hù)的要求。由于4LPP依賴(lài)于熟悉的FinFET，三星的客戶(hù)使用此節(jié)點(diǎn)將容易得多。
此前，三星將其4LPE視為其7LPP工藝的演進(jìn)工藝，也許這是因?yàn)?nm比5nm具有非常明顯的PPAc（功率，性能，面積，成本）優(yōu)勢(shì)，或者因?yàn)榇嬖趯?shí)質(zhì)性的內(nèi)部變化（例如，新材料，極紫外光刻的使用率顯著提高等）。
據(jù)悉，三星在2021年同時(shí)提高了其4LPE和5LPP技術(shù)的產(chǎn)量，這使其能夠?yàn)椴煌男酒O(shè)計(jì)提供不同的PPAc優(yōu)勢(shì)。
3nm方面，三星計(jì)劃在2022上半年推出3nm，雖然相較于臺(tái)積電3nm制程同年下半年才會(huì)推出，但臺(tái)積電7月法說(shuō)指出，主要是配合客戶(hù)時(shí)程。目前，三星晶圓代工主要客戶(hù)包括高通、IBM、顯卡大廠NVIDIA，以及自家的處理器芯片。
李在镕8月假釋出獄后，立即宣布未來(lái)3年投入240兆韓元(約2050億美元) ，鞏固該公司在后疫情時(shí)代科技產(chǎn)業(yè)的優(yōu)勢(shì)地位，稱(chēng)該公司的3nm制程采用環(huán)繞閘極技術(shù)（Gate-All-AroundGAA）不會(huì)輸給競(jìng)爭(zhēng)對(duì)手、也就是臺(tái)積電。
三星3nm制程研發(fā)規(guī)劃分為2個(gè)階段，第一代的GAA GAE(GAA-Early)與第二代3nm GAP(GAA-Plus)，2019年稱(chēng)3nmGAE制程2020年底前展開(kāi)風(fēng)險(xiǎn)試產(chǎn)，2021年開(kāi)始量產(chǎn)，但目前未見(jiàn)蹤影，外界認(rèn)為將延遲到2023年才會(huì)量產(chǎn)。
三星就算宣稱(chēng)3nm正式流片，預(yù)計(jì)2022年上半年量產(chǎn)，但跟先前IBM宣稱(chēng)推出全球首款2nm GAA技術(shù)，雖然證實(shí)技術(shù)的可行性，重點(diǎn)仍在于制程的良率問(wèn)題，能否脫離實(shí)驗(yàn)室大規(guī)模量產(chǎn)。
三星也強(qiáng)調(diào)，與5nm制程相比，其首顆3nm制程GAA技術(shù)芯片面積將縮小35%，性能提高 30% 或功耗降低 50%。三星也表示3nm制程良率正在逼近4nm制程，預(yù)計(jì)2022 年推出第一代 3 nm 3GAE 技術(shù)，，2023 年推出新一代3 nm 3GAP技術(shù)。
在制程工藝方面，三星一直與IBM保持著密切的合作。近期，這兩家公司宣布推出了一種創(chuàng)新技術(shù)，名為VTFET，它的凸出特點(diǎn)是允許晶體管在垂直方向上堆疊。不僅有助于縮Chiplet的尺寸，還能夠使之變得更加強(qiáng)大和高效。
此前的2D半導(dǎo)體芯片，都是水平放置在硅表面上的，而電流則沿著水平方向去流動(dòng)。得益于3D垂直設(shè)計(jì)，新技術(shù)將有助于突破摩爾定律的性能限制，以達(dá)成更高的能源效率。與當(dāng)前的FinFET相比，VTFET 有望帶來(lái)翻倍的性能、以及高達(dá) 85% 的效率提升。此外，由于降低了靜電和寄生損耗（SS=69/68 mV/dec 且 DIBL= <30mV），VTFET有望提供出色的工作電壓和驅(qū)動(dòng)電流。
研究人員使用VTFET制作了功能性環(huán)形振蕩器（測(cè)試電路）。結(jié)果發(fā)現(xiàn)，與橫向參考設(shè)計(jì)相比，新技術(shù)可減少 50% 的電容。
不過(guò)，三星和IBM并沒(méi)有給出VTFET技術(shù)的商業(yè)化和量產(chǎn)時(shí)間表。
除了制程技術(shù)，近期，三星在芯片封裝方面也有創(chuàng)新方案推出。11月，三星宣布，已與Amkor Technology聯(lián)合開(kāi)發(fā)出混合基板立方體 (H-Cube) 技術(shù)，這是其最新的 2.5D 封裝解決方案。2.5D 封裝使邏輯芯片或高帶寬存儲(chǔ)器 (HBM) 能夠以小尺寸放置在硅中介層的頂部，H-Cube 技術(shù)采用混合基板與能夠進(jìn)行精細(xì)凸塊連接的細(xì)間距基板和高密度互連 (HDI) 基板相結(jié)合，以實(shí)現(xiàn)大尺寸的 2.5D 封裝。
隨著HPC、AI 和網(wǎng)絡(luò)應(yīng)用細(xì)分市場(chǎng)對(duì)規(guī)格的要求不斷增加，隨著安裝在一個(gè)封裝中的芯片數(shù)量和尺寸的增加或需要高帶寬通信，大面積封裝變得越來(lái)越重要。對(duì)于包括中介層在內(nèi)的硅芯片的附著和連接，細(xì)間距基板是必不可少的，但隨著尺寸的增加，價(jià)格會(huì)顯著上漲。當(dāng)集成6個(gè)或更多 HBM 時(shí)，大面積基板的制造難度迅速增加，導(dǎo)致效率下降。三星通過(guò)應(yīng)用混合基板結(jié)構(gòu)解決了這個(gè)問(wèn)題。
通過(guò)將連接芯片和基板的焊球間距比傳統(tǒng)焊球間距減少 35%，可以將細(xì)間距基板的尺寸最小化，同時(shí)在細(xì)間距基板下增加 HDI 基板。此外，為了提高H-Cube方案的可靠性，三星應(yīng)用了其專(zhuān)有的信號(hào)/電源完整性分析技術(shù)，在堆疊多個(gè)邏輯芯片和HBM時(shí)，可以穩(wěn)定供電，同時(shí)最大限度地減少信號(hào)損失或失真。
綜上，三星在高層調(diào)整、投資、制程工藝和封裝方面的全情投入，就是要不斷提升其競(jìng)爭(zhēng)力，以在與臺(tái)積電的競(jìng)爭(zhēng)中爭(zhēng)奪主動(dòng)權(quán)。
穩(wěn)健前行的臺(tái)積電
臺(tái)積電2021年資本支出達(dá)到300億美元，并擬定了3年共1000億美元的投資計(jì)劃，其中八成將用于先進(jìn)制程技術(shù)研發(fā)及產(chǎn)能建設(shè)。
在全球范圍內(nèi)擴(kuò)充產(chǎn)能方面，三星與臺(tái)積電在競(jìng)爭(zhēng)，不過(guò)，從今年的情況來(lái)看，三星似乎處在下風(fēng)。兩家都將在美國(guó)建設(shè)新晶圓廠，主要生產(chǎn)5nm制程芯片。但在美國(guó)以外，臺(tái)積電更加受追捧，例如，臺(tái)積電已經(jīng)與日本政府和索尼達(dá)成協(xié)議，將在日本建設(shè)28nm和22nm制程晶圓廠，最近還有消息傳出，德國(guó)也在積極地接觸臺(tái)積電，很希望其在德國(guó)建設(shè)晶圓廠。
制程工藝方面，近兩年，7nm和5nm制程量產(chǎn)的成功與穩(wěn)定，幫助臺(tái)積電賺得了更多了大牌客戶(hù)訂單，且這些客戶(hù)對(duì)臺(tái)積電的依賴(lài)度不斷提升，在這方面，三星則略遜一籌。
蘋(píng)果是臺(tái)積電的第一大客戶(hù)，而且25.93%的份額遙遙領(lǐng)先其他所有臺(tái)積電客戶(hù)；第二大客戶(hù)是聯(lián)發(fā)科，他們的訂單營(yíng)收占比5.8%；AMD排名第三，近年來(lái)加大了與臺(tái)積電的合作，7nm芯片及明年的5nm芯片訂單都是臺(tái)積電代工，有消息稱(chēng)AMD已是臺(tái)積電最大的7nm客戶(hù)；高通排名第四，份額3.9%，這主要是高通近年來(lái)將驍龍8系高端芯片代工交給了三星，減少了在臺(tái)積電的占比；高通之后是博通、NVIDIA、索尼、STM、ADI，以及Intel。據(jù)悉，Intel明年有望用上臺(tái)積電的3nm工藝，比例會(huì)提升。
4nm方面，臺(tái)積電于10月推出了N4P，做為臺(tái)積電5nm家族的第3個(gè)主要強(qiáng)化版本，N4P的效能較原先的N5增快11%，也較N4增快6%。相較于N5，N4P的功耗效率提升22%，晶體管密度增加6%。同時(shí)，N4P藉由減少光罩層數(shù)來(lái)降低制程復(fù)雜度且改善芯片的生產(chǎn)周期。
據(jù)悉，N4P基本上就是2022年蘋(píng)果新一代iPhone所搭載A16芯片所用制程。供應(yīng)鏈業(yè)者透露， A16芯片將有架構(gòu)上大幅更動(dòng)，采用N4P制程可以透過(guò)Chiplet封裝(Chiplet)，再增加芯片的晶體管集積度（Density）、降低成本，更可以提高運(yùn)算效能及有效降低功耗。外媒MacRumors也披露，iPhone 14的A16芯片將采用4nm制程，較前兩代iPhone搭載A14、A15的5nm芯片，尺寸更小，效能提高且更省電。
3nm方面，臺(tái)積電仍然采用FinFET架構(gòu)，其技術(shù)研發(fā)已經(jīng)完成，臺(tái)積電近期已開(kāi)始進(jìn)行3nm測(cè)試芯片在Fab 18B廠正式下線投片的初期先導(dǎo)生產(chǎn)。
臺(tái)積電在日前法人說(shuō)明會(huì)中指出，3nm制程2021年進(jìn)行試產(chǎn)，并預(yù)計(jì)在2022年下半年進(jìn)入量產(chǎn)，2023年第一季將會(huì)看到明顯營(yíng)收貢獻(xiàn)。臺(tái)積電3nm預(yù)計(jì)2022年第四季開(kāi)始擴(kuò)大投片規(guī)模，同時(shí)進(jìn)入產(chǎn)能拉升階段，進(jìn)度符合預(yù)期，屆時(shí)臺(tái)積電將成為業(yè)界首家大規(guī)模量產(chǎn)3nm的半導(dǎo)體廠，以及擁有最大極紫外光（EUV）先進(jìn)邏輯制程產(chǎn)能的半導(dǎo)體廠。
5G手機(jī)芯片及HPC運(yùn)算芯片會(huì)是臺(tái)積電3nm量產(chǎn)第一年的主要投片產(chǎn)品。業(yè)界預(yù)期，蘋(píng)果及英特爾將會(huì)是3nm量產(chǎn)初期兩大客戶(hù)，后續(xù)包括AMD、高通、聯(lián)發(fā)科、博通、邁威爾等都會(huì)在2023年開(kāi)始采用3nm生產(chǎn)新一代芯片。
臺(tái)積電的3nm雖然強(qiáng)大，但三星也在緊追不放，且其代工業(yè)務(wù)一直都有成本優(yōu)勢(shì)，而3nm制程的成本更加高昂，這方面三星可能會(huì)有更多的操作空間。面對(duì)高昂的成本，以及三星的進(jìn)攻，臺(tái)積電也在想辦法提升競(jìng)爭(zhēng)力，特別是要在降低成本方面多花心思。為此，該公司推出了EUV持續(xù)改善計(jì)劃（CIP），在維持摩爾定律進(jìn)程上，希望減少先進(jìn)制程EUV光罩使用道數(shù)，從而降低成本。
ASML今年下半年推出的EUV光刻機(jī)NXE：3600D價(jià)格高達(dá)1.4～1.5億美元，每小時(shí)吞吐量達(dá)160片12吋晶圓，基于5nm制程的4nm進(jìn)行改良，EUV光罩層大約在14層之內(nèi)，3nm制程將達(dá)25層，導(dǎo)致成本暴增，不是所有的客戶(hù)都愿意采用。透過(guò)CIP，臺(tái)積電有望降至20層，雖然芯片尺寸將略為增加，但是有助于降低生產(chǎn)成本與晶圓代工報(bào)價(jià)，讓客戶(hù)更有意愿導(dǎo)入3nm制程。
除了制程工藝，臺(tái)積電在封裝方面也在不斷更新內(nèi)容。8月，在 HotChips33 年度會(huì)議期間，該公司介紹了其最先進(jìn)的封裝技術(shù)路線圖，并且展示了為下一代Chiplet架構(gòu)和內(nèi)存設(shè)計(jì)做好準(zhǔn)備的最新一代 CoWoS 解決方案。
據(jù)悉，臺(tái)積電最新的第5代CoWoS封裝技術(shù)，有望將晶體管數(shù)量增加至第3代封裝解決方案的20倍。新封裝將增加 3 倍的中介層面積、8 個(gè) HBM2e 堆棧（容量高達(dá) 128 GB）、全新的硅通孔（TSV）解決方案、厚 CU 互連、以及新的 TIM（Lid 封裝）方案。
之后，臺(tái)積電將升級(jí)到第6代CoWoS 封裝工藝，其特點(diǎn)是能夠集成更多的Chiplet和 DRAM 內(nèi)存，預(yù)計(jì)可在同一封裝內(nèi)容納多達(dá)8組HBM3內(nèi)存和2組Chiplet。
臺(tái)積電還將以 Metal Tim 的形式，提供最新的 SoC 散熱解決方案。與初代 Gel Tim 方案相比，Metal Tim 有望將封裝熱阻降低到前者的 0.15 倍。
結(jié)語(yǔ)
三星與臺(tái)積電的競(jìng)爭(zhēng)已經(jīng)持續(xù)多年，在全球性芯片短缺，以及產(chǎn)業(yè)變革的當(dāng)下，這兩大晶圓代工廠之間的市場(chǎng)爭(zhēng)奪戰(zhàn)會(huì)不會(huì)更“好看”呢？值得期待。
